首页
边沿JK触发器在CP=1期间，J、K端输入信号变化时，对输出Q端状态没有影响。
精华吧
→
答案
→
慕课
→
未分类
边沿JK触发器在CP=1期间，J、K端输入信号变化时，对输出Q端状态没有影响。
A.正确
B.错误
正确答案：正确
Tag：
数字电子技术
触发器
信号
时间：2022-01-29 20:32:16
上一篇：
同步JK触发器在CP=1期间，J、K端输入信号发生变化时，输出端Q的状态像应发生变化。
下一篇：
边沿JK触发器在输入J=1,K=1时，时钟脉冲的频率为64kHz，则输出Q端的脉冲频率为32kHz。
相关答案
1.
同步D触发器在CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。
2.
边沿触发器只能用（）
3.
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=0，K=1，则触发器的状态为（）
4.
维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1，而在CP上升沿到来后D变为0，则触发器状态为（）
5.
在下列触发器中没有约束条件的是（）
6.
全加器有（）个输出。（填阿拉伯数字）
7.
译码与（）是互逆的过程。
8.
共阳接法的发光二极管数码显示器需选用有效输出为（）电平的七段显示译码器来驱动。（填高或低）
9.
共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。
10.
组合逻辑电路消除竞争冒险的方法有（）。
热门答案
1.
以下电路中，加以适当的门电路，可以适于实现单输出组合逻辑电路。
2.
八路数据分配器，其地址输入端有（）个。
3.
101键盘的编码器输出（）位二进制代码。
4.
下列（）不属于组合逻辑电路。
5.
漏极开路门使用时，输出端与电源之间应外接（）。
6.
TTL与非门输出高电平时，带（）负载。（填灌电流或拉电流）
7.
TTL与非门输出低电平时，带（）负载。（填灌电流或拉电流）
8.
和TTL门电路相比，CMOS门电路的优点为抗干扰能力（）。（填强或弱）
9.
和TTL门电路相比，CMOS门电路的优点为静态功耗（）。（填高或低）
10.
在数字逻辑电路中，三极管工作在导通状态和（）状态。