首页
维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1，而在CP上升沿到来后D变为0，则触发器状态为（）
精华吧
→
答案
→
慕课
→
未分类
维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1，而在CP上升沿到来后D变为0，则触发器状态为（）
A.0状态
B.1状态
C.状态不变
D.状态不确定
正确答案：0状态
Tag：
数字电子技术
状态
触发器
时间：2022-01-29 20:32:12
上一篇：
在下列触发器中没有约束条件的是（）
下一篇：
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=0，K=1，则触发器的状态为（）
相关答案
1.
全加器有（）个输出。（填阿拉伯数字）
2.
译码与（）是互逆的过程。
3.
共阳接法的发光二极管数码显示器需选用有效输出为（）电平的七段显示译码器来驱动。（填高或低）
4.
共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。
5.
组合逻辑电路消除竞争冒险的方法有（）。
6.
以下电路中，加以适当的门电路，可以适于实现单输出组合逻辑电路。
7.
八路数据分配器，其地址输入端有（）个。
8.
101键盘的编码器输出（）位二进制代码。
9.
下列（）不属于组合逻辑电路。
10.
漏极开路门使用时，输出端与电源之间应外接（）。
热门答案
1.
TTL与非门输出高电平时，带（）负载。（填灌电流或拉电流）
2.
TTL与非门输出低电平时，带（）负载。（填灌电流或拉电流）
3.
和TTL门电路相比，CMOS门电路的优点为抗干扰能力（）。（填强或弱）
4.
和TTL门电路相比，CMOS门电路的优点为静态功耗（）。（填高或低）
5.
在数字逻辑电路中，三极管工作在导通状态和（）状态。
6.
电源电压相同时，TTL与非门的抗干扰能力比CMOS与非门强。
7.
多个集电极开路门输出端并联且通过电阻接电源时，可实现线与。
8.
与非门输出低电平时，接拉电流负载。
9.
CMOS与非门输入端悬空时，相当于输入高电平。
10.
二输入端或非门一个输入端接低电平时可构成反相器。