A.正确

B.错误

正确答案：正确

2、VHDL的PROCESS是由顺序语句组成的，但其本身却是并行语句。

A.正确

B.错误

正确答案：正确

3、下面对时钟上升沿检测的VHDL描述中，错误的是

A.if clk’event and clk = ‘1’ then

B.if falling（）edge（clk）；then

C.if clk’ not stable and； clk = ‘1’ then

D.if clk’event and clk’last value=‘1’ then

正确答案：if falling（）edge（clk）；then

4、进程中的变量赋值语句，其变量更新是

A.立即完成

B.在进程的结束时完成

C.顺序完成

D.以上都不对

正确答案：立即完成

5、在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是

A.PROCESS为一无限循环语句

B.敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动

C.当前进程中声明的变量不可用于其他进程

D.进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成

正确答案：进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成

第四章单元测试

1、JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.

A.正确

B.错误

正确答案：正确

2、在实验箱操作时，以下描述哪些是正确的？

A.实验箱操作时尽量不要带电拔插，以免造成器件损坏

B.在编程下载操作前必须先锁定引脚

C.实验箱主芯片的240个管脚都可以供用户使用

D.主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚

E.锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件

正确答案：实验箱操作时尽量不要带电拔插，以免造成器件损坏；在编程下载操作前必须先锁定引脚；主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚；锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件

3、设计仿真文件常用的工具有

A.Zoom工具用来调整波形编辑器展示界面的大小

B.Node； Fider工具用来选择工程需要展示的输入输出节点

C.最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”

D.设定仿真时间End Time

正确答案：Zoom工具用来调整波形编辑器展示界面的大小；Node； Fider工具用来选择工程需要展示的输入输出节点；最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”；设定仿真时间End Time

4、全程编译成功后要观察生成的硬件电路构成可以使用的工具是

A.RTL； Viewer

B.Pin Planner

C.Node Fider

D.Frogrammer

正确答案：RTL； Viewer

5、VHDL源程序的文件名应与（）；相同，否则无法通过编译。

A.实体名

B.结构体名

C.进程名

D.程序包名

E.设计者任意命名

正确答案：实体名