首页
Cache命中时间往往会直接影响到处理器的时钟频率。
精华吧
→
答案
→
博览群书
Cache命中时间往往会直接影响到处理器的时钟频率。
A、正确
B、错误
正确答案：A
Tag：
时钟
处理器
频率
时间：2024-10-22 11:30:21
上一篇：
硬件预取通常需要非阻塞cache的支持。
下一篇：
SIMD是指（）。
相关答案
1.
超标量流水线是在一个时钟周期分时发送两条或两条以上的指令。
2.
有统一的时钟协调各个设备操作的总线是同步总线。
3.
数据对存储位置的限制比指令的少，因此更便于编译器优化。
4.
低速打印机在总线上传送数据时，其“数据宽度”宜用可变长块。
5.
预取必须和正常指令的执行并行才有意义。
6.
伪相联cache取直接映象及组相联两者的优点，命中时间小，失效开销低。
7.
可以说向后兼容是系列机的根本特征。
8.
部件的可靠性通常可以用平均无故障时间来衡量。
9.
增加流水线的级数总可以增加流水线的性能。
10.
根据Moore定律，DRAM的周期时间是每三年降低四倍。
热门答案
1.
在浮点数表示中，尾数的位数多少主要影响（）。
2.
科学计算中采用向量处理机的主要原因是（）较少。
3.
若输入流水线的指令既无局部性相关，也不存在全局性相关，则（）。
4.
关于计算机系统结构、计算机组成和计算机实现间的关系说法正确的是（）。
5.
下列指令编码中平均码长最短的是（）。
6.
按指令流和数据流的多倍性，多处理器属于（）。
7.
磁盘外部设备适合于连接到（）。
8.
在计算机系统设计中，比较好的方法是（）。
9.
下列关于标量流机的说法不正确的是（）。
10.
决定流水线最大吞吐率的主要因素是（）。