首页
一个项目的输入输出端口是定义在（）。
精华吧
→
答案
→
博览群书
一个项目的输入输出端口是定义在（）。
实体中
结构体中
任何位置
进程体
正确答案：实体中
Tag：
实体
端口
输入输出
时间：2024-10-21 15:36:41
上一篇：
用VerilogHDL的assign语句建模的方法一般称为（）方法。
下一篇：
1987标准的VHDL语言对大小写是（）。
相关答案
1.
下面对构造体的三种描述方式叙述不正确的是（）。
2.
在VerilogHDL模块中，task语句类似高级语言中的（）。
3.
VerilogHDL中的always语句中的语句是（）语句。
4.
可编程逻辑器件PLD属于（）电路。
5.
主控电路块复位是（）。
6.
下列关于CASE语句的说法不正确的是（）。
7.
下列哪个FPGA/CPLD设计流程是正确的（）。
8.
在VerilogHDL模块中，函数调用时返回一个用于（）的值。
9.
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是（）
10.
从概念上，CPLD是由（）组成，具有很长的固定于芯片上的布线资源，通过位于中心的互联矩阵互联起来。
热门答案
1.
并联电路块的并联是（）。
2.
可编程ASIC的基本资源是（）。
3.
在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为（）。
4.
对于信号和变量的说法，哪一个是不正确的：（）
5.
进程中的信号赋值语句，其信号更新是（）。
6.
下列语句中，不属于并行语句的是：（）
7.
大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：（）
8.
下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：（）
9.
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。
10.
VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述（）。