用VHDL语言编写的VHDL模块程序,经过编译以后,可以生成被顶层()的元件。


用VHDL语言编写的VHDL模块程序,经过编译以后,可以生成被顶层()的元件。

A、调用

B、调试

C、编辑

D、适配

正确答案:A


Tag:元件 模块 编辑 时间:2024-09-16 20:35:34