首页
74LS163是集成4位二进制（十六进制）同步加法计数器。
精华吧
→
答案
→
继续教育
→
其它
74LS163是集成4位二进制（十六进制）同步加法计数器。
A、正确
B、错误
正确答案：A
Tag：
加法
计数器
时间：2024-06-12 22:33:03
上一篇：
对任意一个最小项，只有一组变量取值使得它的值为1。
下一篇：
ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。
相关答案
1.
格雷码是一种可以发现一位单错的可靠性编码。
2.
触发器有两个稳定状态，一个是现态，一个是次态。
3.
计数器的模是指对输入的计数脉冲的个数。
4.
简单PLD是由与阵列和或阵列构成的。
5.
逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
6.
任意的两个最小项之积恒为0。
7.
方波的占空比为0.5。
8.
十六路数据选择器的地址输入端有四个。
9.
主从触发器存在“一次翻转”现象。
10.
时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。
热门答案
1.
同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。
2.
一个触发器必须有两个稳定状态，可以表示两位二进制码。
3.
组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。
4.
时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。
5.
用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。
6.
数字系统由控制单元和信息处理单元组成。
7.
在带符号数的代码表示中，符号位是用“0”或“1”表示的。
8.
用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。
9.
在全部输入是“0”的情况下，函数运算的结果是逻辑“0”。
10.
同步时序电路由组合电路和存储器两部分组成。