VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述()


VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述()

A.器件外部特性

B.器件的综合约束

C.器件外部特性与内部功能

D.器件的内部功能

正确答案:D


Tag:器件 实体 特性 时间:2024-05-30 12:04:25