Verilog开发的HDL语言最后生成的是


Verilog开发的HDL语言最后生成的是

A、电路原理图

B、数据

C、门级网表文件

正确答案:门级网表文件


Tag:文件 电路 原理图 时间:2024-04-21 15:52:43

相关答案