使用Verilog进行组合逻辑电路建模时,建议采用()赋值。


使用Verilog进行组合逻辑电路建模时,建议采用()赋值。

正确答案:阻塞


Tag:赋值 建模 电路 时间:2024-04-02 11:44:13