采用74LS161设计一个可控的同步加法计数器，要求当控制信号M=1时，为六进制；M=0时，为十二进制。_精华吧

采用74LS161设计一个可控的同步加法计数器，要求当控制信号M=1时，为六进制；M=0时，为十二进制。

精华吧→答案→远程教育→联大学堂

采用74LS161设计一个可控的同步加法计数器，要求当控制信号M=1时，为六进制；M=0时，为十二进制。

正确答案：电路图

Tag：电子技术电路图加法时间：2024-02-17 13:37:27

上一篇：组合电路有四个输入A、B、C、D和一个输出F。当下面三个条件中任一个成立时，输出F都等于1。（1）所用输入等于1；（2）没有一个输入等于1；（3）奇数个输入等于1。试设计该组合电路，并用与非门实现。
下一篇：一组合逻辑电路，其输入X=ABCD和输出F=Y4Y3Y2Y1均为4位二进制数，要求：当0≤X≤4时，F=X+1；当5≤X≤9时，F=X+3；且X不大于9。试用与非逻辑关系写出各输出端的逻辑函数表达式。

相关答案

热门答案