首页
下面D/A转换器的转换误差最小的是（）。
精华吧
→
答案
→
知到智慧树
→
未分类
下面D/A转换器的转换误差最小的是（）。
A.1LSB
B.0.8LSB
C.0.5LSB
正确答案：0.5LSB
Tag：
数字电子技术基础
误差
转换器
时间：2024-01-08 11:46:56
上一篇：
一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（）。
下一篇：
D/A转换器产生转换误差的原因有（）。
相关答案
1.
施密特触发器是（）的矩形波。
2.
多谐振荡器没有稳态，而单稳态触发器只有一个稳态。（）
3.
（）常用于对脉冲波形的整形。
4.
多谐振荡器是一种自激振荡电路，没有输入激励信号。（）
5.
施密特触发器具有波形整形，滤除干扰的作用。（）
6.
使用4位二进制同步加法计数器74LS161实现256进制加法计数器时，只能采用同步方式扩展，不能采用异步方式扩展。（）
7.
应用一个大模数计数器，以清零法实现小模数计数器时，状态“全0”必然包含在设计目标的工作循环当中。（）
8.
要实现一个7进制加法计数器，需要使用（）片10进制加法计数器。
9.
要实现六进制加法计数器，内部需要使用（）个触发器。
10.
根据一个时序逻辑电路的状态图总结逻辑功能时，重点是总结该电路的状态迁移特点。（）
热门答案
1.
与RS触发器类似，JK触发器同样不允许两个输入激励同时有效。（）
2.
同步RS触发器的输入激励信号R、S比输入时钟信号CLK的信号优先级高。（）
3.
可以用米里型状态表表达一个莫尔型时序电路，不能用莫尔型状态表表达一个米里型时序电路。（）
4.
根据电路中触发器的工作时刻是否统一来划分，时序逻辑电路可以分为（）两类。
5.
时序逻辑电路由组合逻辑器件和（）共同构成。
6.
应用二进制译码器、或者数据选择器，都可以方便地实现组合逻辑电路。（）
7.
使用4选1数据选择器扩展实现16选1数据选择器时，需要利用芯片控制端扩展得到2位高位输入地址。（）
8.
要扩展得到5-32线译码器，需要（）片3-8线译码器。
9.
要扩展得到16-4线优先编码器，需要（）片8-3线优先编码器。
10.
总体而言，组合逻辑电路的设计流程和分析流程互为逆过程。（）