首页
所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。
精华吧
→
答案
→
知到智慧树
→
未分类
所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。
A.正确
B.错误
正确答案：正确
Tag：
电子线路与数字逻辑
时序
电路
时间：2024-01-06 21:53:22
上一篇：
在设计稳定性和工作频率要求较高的中大规模时序系统时一般采用同步时序电路来设计。
下一篇：
若要设计一个能产生序列信号001111011的移位寄存器序列信号发生器，则至少需要4个触发器。
相关答案
1.
4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为（）。
2.
电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。
3.
如图所示为某计数器的时序图，由此可判定该计数器为 。
4.
假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 （）。
5.
如图所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。
6.
当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。
7.
编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。
8.
普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。
9.
用4选1数据选择器实现一个四变量的组合逻辑函数，其答案是不唯一的。
10.
多位加法器采用超前进位的目的是简化电路结构。
热门答案
1.
组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
2.
在图中，能实现函数
3.
当二输入与非门输入为 变化时，输出可能有竞争冒险。
4.
在二进制译码器中，若输入有4位代码，则输出有 个信号。
5.
组合逻辑电路中的冒险是由于 引起的。
6.
如图示LSTTL门电路，当
7.
TTL门电路的灌电流负载发生在输出（）电平情况下。负载电流越大，则门电路输出电压越（）。
8.
OC门在使用时须在（）之间接一电阻。
9.
以下电路图是（）
10.
某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= （）。