首页
由555定时器构成的多谐振荡器，可降低频率的方法是（）
精华吧
→
答案
→
知到智慧树
→
未分类
由555定时器构成的多谐振荡器，可降低频率的方法是（）
A.增大电阻或电容
B.减小电阻或电容
C.降低电源电压
D.提高电源电压
正确答案：增大电阻或电容
Tag：
数字电子技术
电阻
电容
时间：2024-01-04 10:44:09
上一篇：
由555定时器构成的多谐振荡器如图所示，其占空比的取值范围为（）
下一篇：
在DAC数模转换电路中，数字量的位数越多，分辨输出最小电压的能力（）
相关答案
1.
由555定时器构成的单稳态触发器，若电源电压为VCC =＋6V，则当暂稳态结束时，定时电容C上的电压 uC 为（）。
2.
由555定时器构成的施密特触发器, 改变控制电压VCO 时, 则（）
3.
下列各电路，具有脉冲幅度鉴别作用的电路是（）
4.
用JK触发器构成异步五进制加法计数器，需要4个触发器。
5.
从状态图中可以看出电路共有4个状态，那么就要选用（）个触发器。
6.
最少可以用（）片74LS160连接成百进制的计数器。
7.
使用清零法用74LS160实现八进制计数，应在计数状态到（）时清零。
8.
使用清零法用74LS163实现十进制计数，应在计数状态到（）时，等下一个脉冲到来后清零。
9.
74LS160的清零端是（）控制方式。
10.
74LS163是（）进制的加法计数器。
热门答案
1.
移位寄存器具有（）功能
2.
74LS373的输入信号被锁存是发生在LE为（）时。
3.
如图所示的电路属于（）。
4.
时序电路的逻辑功能可以用（）来描述。
5.
数字电路分为组合逻辑电路和时序逻辑电路两大类。在时序逻辑电路中，输出由此刻的输入和电路原来的状态共同决定。（）
6.
把JK触发器的J、K端都接高电平，可以转换为T'触发器。（）
7.
抗干扰能力最强的触发器是（）。
8.
对于边沿触发的触发器来说，其次态仅取决于CP信号为高电平或低电平期间输入端的逻辑状态。（）
9.
如图所示是主从JK触发器，J=K=1时，触发器的功能特性是（）。
10.
如图所示是脉冲触发的触发器，触发器输出状态的变化发生在CP信号为（）的时候。