将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（）
精华吧→答案→知到智慧树→未分类

将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（）

A.逻辑综合

B.逻辑适配

C.逻辑编译

D.编程下载

正确答案：逻辑综合

Tag：EDA技术 逻辑 门阵列 时间：2022-03-24 21:06:08

相关答案

热门答案