首页
存储芯片在和系统连接时，若系统总线参加译码的高位地址线越少，译码越简单，则一个芯片所占的内存地址空间就越多。
精华吧
→
答案
→
慕课
→
未分类
存储芯片在和系统连接时，若系统总线参加译码的高位地址线越少，译码越简单，则一个芯片所占的内存地址空间就越多。
A.正确
B.错误
正确答案：正确
Tag：
微机原理与接口技术
译码
芯片
时间：2022-01-15 14:51:11
上一篇：
所谓全译码方式是利用地址总线的所有地址线来唯一决定存储芯片的一个单元。
下一篇：
采用线选译码则不会出现地址重复。
相关答案
1.
SRAM芯片在使用时所存储的信息必须定时刷新。
2.
SRAM芯片在和系统总线连接时，如芯片的数据线少于系统总线的数据线则需要进行字扩展。
3.
DRAM芯片在刷新时，只需要按行地址循环一遍即可。
4.
DRAM在使用时所存储的信息必须定时刷新。
5.
存储器按存取介质可分为SRAM和DRAM。
6.
用16K×4位RAM芯片构成32K×8位的存储器模块，问需要多少芯片，其扩展方式为（）?
7.
INTEL6264SRAM（8K×8）芯片设计一个32K×8的随机读写存储器，则存储器的地址线有多少根？
8.
INTEL6264SRAM（8K×8）芯片设计一个32K×8的随机读写存储器，片内地址线有多少根？
9.
用16K×4位RAM芯片构成32K×8位的存储器模块，其扩展方式为（）。
10.
已知某微机系统的RAM容量为1K×8位，首地址为2600H，其最后一个单元的地址为（）
热门答案
1.
设计一个32K×8的随机读写存储器，需（）个INTEL6264SRAM（8K×8）芯片构成？
2.
在构成实际的存储器时，往往要用多个存储芯片进行组合，以满足对存储容量的要求，其方法有：
3.
内存储器一般由（）等组成
4.
存储系统的多级层次结构，是由（）构成。
5.
衡量半导体存储器性能的指标主要是（）
6.
MOVAL，0B7HANDAL，0DDHXORAL，81HORAL，33HJPLAB1JMPLAB2程序将转到哪一个地址执行（）
7.
MOVAL，0B7HANDAL，0DDHXORAL，81HORAL，33HJPLAB1JMPLAB2执行程序后AL=（）
8.
CODESEGMENTASSUMECS:CODEBEG.XORBL，BLMOVAH,1INT21HMOVBL,ALMOVCX,8LAST:MOVDL,‘0’ROLBL,1JNCNEXTMOVDL,‘1’NEXT:MOVAH,2INT21HLOOPLASTMOVAX,4C00HINT21HCODESEGMENTENDBEG上述程序中，MOVAX，4C00HINT21H这两条指令调用的功能号是（）
9.
CODESEGMENTASSUMECS:CODEBEG.XORBL，BLMOVAH,1INT21HMOVBL,ALMOVCX,8LAST:MOVDL,‘0’ROLBL,1JNCNEXTMOVDL,‘1’NEXT:MOVAH,2INT21HLOOPLASTMOVAX,4C00HINT21HCODESEGMENTENDBEG上述程序中，MOVAH，2INT21H这两条指令执行完后，计算机输出（）里存放的内容
10.
DATASEGMENTADW0BDW0CDW230，20，54DATAENDS┇LEABX，CMOVAX，[BX]MOVB，AXMOVAX，2[BX]ADDAX，BMOVA，AX上述指令序列执行到MOVAX，2[BX]后，AX的值为（）