首页
八路数据分配器，其地址输入端有（）个
精华吧
→
答案
→
慕课
→
未分类
八路数据分配器，其地址输入端有（）个
A.1
B.2
C.3
D.4
E.8
正确答案：3
Tag：
电子技术基础
分配器
地址
时间：2022-01-12 21:27:48
上一篇：
一个8选1数据选择器的数据输入端有（）个
下一篇：
101键盘的编码器输出（）位二进制代码
相关答案
1.
一个16选1的数据选择器，其地址输入（选择控制输入）端有（）个
2.
若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。
3.
竞争冒险现象是可以消除的（）
4.
一个四位数比较器进行数值比较时，只有四位数全部比较完才能产生比较结果（）
5.
采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（）。
6.
四位比较器（74LS85）的三个输出信号AB，A=B，AB中，只有一个是有效信号时，它呈现（）。
7.
只用两片4选1数据选择器可以构成一个8选1数据选择器（）
8.
一片8选1数据选择器可以实现二输入逻辑函数（）
9.
要实现多输入、单输出逻辑函数，最好选用（）。
10.
四线—十线译码器的地址输入代码一定有六组伪码（）
热门答案
1.
没有专门的数据分配器，一般是用译码器来实现数据分配的（）
2.
要使三线—八线译码器74LS138能正常工作时，其使能端STA，STB，STC的电平信号应是（）。
3.
用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（）
4.
优先编码器的输入请求编码的信号级别一般是下标号大的优先级别高（）
5.
非优先编码器的输入请求编码的信号之间是互相排斥的（）
6.
优先编码器的编码（）
7.
四个全加器可以组成一个串行进位的四位数加法器（）
8.
半加器与全加器的主要区别是是否考虑来自低位的进位（）
9.
串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递
10.
分析组合逻辑电路一般要列出真值表（）