首页
CMOS门电路的输入端不允许悬空，是因为其输入阻抗很高，容易引起干扰。
精华吧
→
答案
→
慕课
→
未分类
CMOS门电路的输入端不允许悬空，是因为其输入阻抗很高，容易引起干扰。
A.正确
B.错误
正确答案：正确
Tag：
电子技术基础
干扰
门电路
时间：2022-01-12 21:27:20
上一篇：
CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。
下一篇：
提高工作频率将增加CMOS非门电路的功耗，这是因为构成非门的两个MOS管同时导通的平均时间随着工作频率的提高而增加。
相关答案
1.
TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，输入高电平为3.5V时，其输入高电平噪声容限为（）。
2.
标准TTL电路的开门电阻RON=3kΩ，一个3输入端与门的A端接一个电阻R到地，要实现Y=BC，则R的取值应（）。
3.
输出端可直接连在一起实现线与逻辑功能的门电路是（）。
4.
TTL与非门的关门电平是0.8V，开门电平是2V，当其输入低电平为0.4V，输入高电平为3.2V时，其输入低电平噪声容限为（）。
5.
门电路的平均传输延迟时间是（）
6.
减少三极管的饱和深度可提高工作速度，为此在下列条件中正确的措施是（）
7.
所谓三极管工作在倒置状态，是指三极管（）
8.
逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
9.
逻辑变量的取值，１比０大。
10.
在何种输入情况下，“或非”运算的结果是逻辑0（）
热门答案
1.
求一个逻辑函数F的对偶式，可将F中的（）
2.
逻辑函数的表示方法中具有唯一性的是（）
3.
逻辑变量的取值１和０可以表示（）
4.
在何种输入情况下，“与非”运算的结果是逻辑0。
5.
A+BC=（）
6.
约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。
7.
标准与或表达式是由（）构成的逻辑表达式。
8.
逻辑函数Y=AB+C的卡诺图中,使Y=1的方格有（）
9.
若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
10.
逻辑函数的化简是为了使逻辑表达式简化而与硬件电路无关。