首页
下图是半导体存储芯片的译码驱动方式中 译码驱动方式（）
精华吧
→
答案
→
慕课
→
未分类
下图是半导体存储芯片的译码驱动方式中 译码驱动方式（）
A.线选法
B.重合法
C.混合法
D.交叉法
正确答案：重合法
Tag：
计算机组成原理
译码
方式
时间：2021-12-29 13:51:25
上一篇：
想要组成一个32K*8位存储器，若选用1K*4, 16K*1和2K*8位存储芯片，各需要（）片
下一篇：
下列说法错误的是 （）
相关答案
1.
想要组成一个64K*16位存储器，若选用32K*8位存储芯片，需要（）片
2.
一静态RAM芯片，其容量为1K×4位，除电源和接地端外，该芯片引出线的最少数目为（）
3.
某一SRAM芯片，其容量为16K*8位，则其数据线和地址线的条数分别为（）
4.
以下技术指标中，一般与存储器性能不相关的是（）
5.
下列关于主存存取速度说法错误的是 （）
6.
主存的实际结构如图所示，根据MAR中的地址访问某个存储单元时，需经过地址译码、驱动等电路，才能找到所需访问的单元。读出时，需经过读出放大器，才能将被选中单元中存储字送到MDR。写入时，MDR中的数据也必须经过写入电路才能真正写入到被选中的单元中。在现代计算机中，通常会将图中的（）制作在CPU芯片中。
7.
按照在计算机中的作用，存储器可以分为主存储器、辅助存储器和缓冲存储器，下列属于辅助存储器的是（）
8.
以下存储器构成的体系结构中，存储器存取速度由慢到快的排列顺序是（）
9.
下列存储器中，CPU不能直接访问的是（）
10.
计算机的存储系统采用分级方式主要是为了（）
热门答案
1.
从用户角度，存储器的主要性能指标不包括（）
2.
假设总线时钟频率为100MHZ，总线传输周期是4个时钟周期，总线的宽度是16位，则总线的数据传输率为 .若想使总线数据传输率提高三倍，可采取（）措施。
3.
一个总线传输周期包括（）几个阶段
4.
所谓的三总线结构的计算机中的“三总线”包含（）。
5.
总线标准可视为系统与各模块、模块与模块之间的一个互连的界面标准。这个界面对其它两端的模块都是透明的。下列常用的各种标准中，属于总线标准的是（）
6.
下列选项中的英文缩写均为总线标准的是（）
7.
一台主机地址总线宽度是18位，数据总线宽度是16位，则下列说法正确的是（）
8.
总线中的地址总线作用是
9.
按连接部件不同，总线通常可分为（）
10.
总线连接相比分散连接，克服了分散连接（）缺点。